愛媛大学図書館

Logic synthesis and verification algorithms

by Gary D. Hachtel, Fabio Somenzi ; : alk. paper. -- Kluwer Academic, 1996. <BB00305083>
登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~1件(全1件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 返却予定日 予約
0001 : alk. paper 中央館 研究室-工
007.64/HA 0112196038124 通常 0件
No. 0001
巻号 : alk. paper
所蔵館 中央館
配置場所 研究室-工
請求記号 007.64/HA
資料ID 0112196038124
状態 通常
返却予定日
予約 0件

書誌詳細

標題および責任表示 Logic synthesis and verification algorithms / by Gary D. Hachtel, Fabio Somenzi
出版・頒布事項 Boston : Kluwer Academic , c1996
形態事項 xxxi, 564 p. ; 28 cm
巻号情報
巻次等 : alk. paper
ISBN 0792397460
巻号情報
ISBN 0792397460
注記 Includes bibliographical references and index
学情ID BA28148602
本文言語コード 英語
著者標目リンク Hachtel, Gary D.
著者標目リンク Somenzi, Fabio
分類標目 LCC:TK7874.75
分類標目 DC:621.39/5
件名標目等 Integrated circuits -- Very large scale integration -- Design -Data processing
件名標目等 Logic design -- Data processing
件名標目等 Integrated circuits -- Verification
件名標目等 Computer-aided design